JLCPCBデザインルールと製造能力：完全仕様ガイド（2025年版）

クイックリファレンス - 主要仕様

最小パターン/間隔:5 mil (2L), 3.5 mil (4-6L)

最小ビア:0.45mm径、0.2mm穴径

基板サイズ:5x5mm〜400x500mm

層数:1〜20層対応

板厚:0.4mm〜2.0mm

銅箔:0.5oz、1oz、2oz

はじめに：なぜ設計ルールが重要なのか

すべてのPCBメーカーには、独自の能力と制限があります。JLCPCBは世界最大級のプロトタイプPCBメーカーの一つとして、年間数百万件の注文を処理しており、特定の設計パラメータに最適化された製造ラインを持っています。

これらの設計ルールを理解することは、単に不合格を避けるためだけではありません。以下のメリットがあります：

歩留まりの最大化: 能力内の設計は欠陥が少ない
コストの最小化: 標準仕様は「特殊工程」料金を回避
納期短縮: DFM修正のやり取りが不要
品質の予測可能性: 製造結果が予測できる

このガイドは、すべてのJLCPCB仕様を一つの包括的なリファレンスにまとめています。次の設計のためにブックマークしてください。

仕様は変更されます

JLCPCBは定期的に能力を更新しています。このガイドは2025年後半時点の仕様を反映しています。設計を確定する前に、必ず JLCPCBの公式能力ページで重要なパラメータを確認してください。

パターン幅と間隔の仕様

パターン幅と間隔（クリアランス）は最も基本的な設計ルールです。これらは層数と銅箔厚によって異なります。

2層基板

銅箔厚	最小パターン幅	最小間隔	備考
1 oz	5 mil (0.127mm)	5 mil (0.127mm)	標準、追加料金なし
2 oz	8 mil (0.2mm)	8 mil (0.2mm)	厚銅に必要

4層基板

層	銅箔厚	最小パターン/間隔
全層	外層1oz / 内層0.5oz	4 mil (0.1mm)
内層	外層2oz / 内層0.5oz	4 mil (0.1mm)
外層	外層2oz / 内層0.5oz	8 mil (0.2mm)

6層以上の基板

層数	最小パターン/間隔	備考
6層	3.5 mil (0.09mm)	最も細い標準仕様
8〜20層	3.5 mil (0.09mm)	6層と同じ
極細（特殊）	3 mil (0.076mm)	限定的なパターンで利用可能

追加料金

多層基板で3.0〜3.5 milのパターン/間隔を使用すると追加料金が発生します：4〜8層で+20%、10層以上で+30%。

設計の推奨事項

標準設計: 2層基板では6 milのパターン/間隔を使用 - 製造のばらつきに対するマージンを確保
高密度: 4層では追加料金なしで4 milが実現可能
可能な限り太く: 細いパターンは歩留まりと導電性が低下

ビアの仕様

ビアのパラメータは、穴あけ技術の違いにより、2層基板と多層基板で大きく異なります。

ビアサイズ要件

パラメータ	2層	4層以上
最小ビアパッド径	0.6mm (24 mil)	0.45mm (18 mil)
最小穴径	0.3mm (12 mil)	0.2mm (8 mil)
ビア間クリアランス	0.254mm (10 mil)	5 mil (0.127mm)
穴間クリアランス	0.25mm	0.25mm

アニュラーリング

アニュラーリングは穴の周りの銅のリングです。信頼性の高いビアのために：

最小アニュラーリング: 0.15mm (6 mil)
推奨: 信頼性向上のため0.2mm (8 mil)以上
計算式: アニュラーリング = (パッド径 - 穴径) / 2

対応ビアタイプ

スルーホールビア

すべての層数で標準対応。基板全体を貫通。

ビアインパッド (POFV)

6〜20層基板で無料。樹脂充填して銅でキャップ。

ブラインド/ベリードビア

標準製造では非対応。スルーホールのみ。

アスペクト比の考慮

アスペクト比 = 基板厚 / 穴径。比率が高いほど製造が困難。信頼性のあるめっきのため、アスペクト比は10:1未満に保ってください。

穴サイズと穴あけ

JLCPCBはすべての穴タイプに機械穴あけを使用しています。穴サイズは 0.05mm刻みです。

穴サイズの仕様

穴タイプ	最小	最大	公差
PTH（めっきスルーホール）	0.15mm	6.3mm	+/-0.08mm（標準）
NPTH（非めっき）	0.5mm	6.3mm	+/-0.05mm
めっきスロット	0.65mm	-	+/-0.15mm
非めっきスロット	1.0mm	-	+/-0.15mm

小径穴（<0.3mm）

0.3mm未満の穴は「小径穴」に分類され、追加の加工要件が必要になる場合があります：

アスペクト比の課題が増加
めっきがより困難
特定のスタックアップ構成が必要な場合あり

ほとんどの設計に推奨されるビアサイズ

標準的な2層基板には、0.8mmパッドと0.4mm穴径を使用してください。4層には、0.6mmパッドと0.3mm穴径が適しています。これにより良好な信頼性が得られ、追加料金を回避できます。

層構成（1〜20層）

JLCPCBは1〜20層のPCBに対応しています。奇数層（3、5など）は次の偶数層として製造されます。

対応層数

層数	開始価格（5枚）	特別機能
1〜2層	$2	標準ホビープロトタイプ
4層	〜$20 エンジ料	最も一般的な多層
6層	$2（プロモ）	ENIG無料、ビアインパッド無料
8層	〜$82	ビアインパッド無料 (POFV)
10〜20層	$137+	ビアインパッド込み

標準スタックアップ材料

1〜6層: 標準FR-4
8層以上: SytechおよびNanya材料
高周波: Rogers、PTFE（テフロン）対応
熱対策: アルミコア、銅コアオプション

6層以上でビアインパッド無料

JLCPCBは、すべての6〜20層基板に樹脂充填・銅キャップのビアインパッド (POFV)を無料で提供しています。これにより追加コストなしで直接的な BGAファンアウトが可能です。

基板寸法と板厚

基板サイズ制限

タイプ	最小サイズ	最大サイズ
単体基板	5mm x 5mm	400mm x 500mm
Vカットパネル	70mm x 70mm	400mm x 400mm
PCB実装	10mm x 10mm	470mm x 500mm

板厚オプション

板厚	価格影響	制限事項
0.4mm	追加料金	ENIGのみ、面付け不可
0.6mm	追加料金	最大100x100mm、HASL不可
0.8mm - 1.6mm	標準（$2〜）	全表面処理対応
2.0mm	標準	全表面処理対応

公差: 仕上がり板厚の+/-10%。

最も一般的: 1.6mmが業界標準で最もコスト効率が良いオプションです。

銅箔厚オプション

銅箔厚（oz/ft²で測定）はパターンの電流容量を決定し、設計ルールに影響します。

銅箔厚	厚み	最小パターン/間隔	用途
0.5 oz	17.5 µm	4 mil	内層（多層）
1 oz	35 µm	5 mil	ほとんどの設計（標準）
2 oz	70 µm	8 mil	大電流、電源

注意: 2oz銅は厚い銅を精密にエッチングすることが難しいため、より太いパターンが必要です。

表面処理オプション

表面処理は露出した銅パッドを保護し、はんだ付け性、保存期間、コストに影響します。

利用可能な表面処理

表面処理	コスト	メリット	デメリット
HASL（有鉛）	最安	耐久性、はんだ付け容易	表面不均一、RoHS非対応
無鉛HASL	低	RoHS対応、耐久性	不均一、高いはんだ温度
ENIG	高	平坦、狭ピッチ対応、長期保存可	コスト、ブラックパッドリスク
OSP	低	平坦、RoHS対応、経済的	保存期間短、脆弱

各表面処理の使用場面

HASL: DIYプロジェクト、スルーホール多用基板、コスト重視
無鉛HASL: HASLと同様だがRoHS必要時
ENIG: 狭ピッチIC、BGA、プロ製品
OSP: 即時実装、コスト重視、単一リフロー

6層基板でENIG無料

JLCPCBは現在、プロモーションとして6層基板でENIG（金厚2u”）を無料提供しています。

ソルダーマスクと色

ソルダーマスクは銅パターンを保護し、実装時のはんだブリッジを防ぎます。

利用可能な色

緑最速

青

赤

黒マット

白

紫

黄

ソルダーマスクパラメータ

厚み: 16〜30マイクロメートル（標準）
最小ソルダーマスクダム: パッド間0.1mm
ソルダーマスク拡張: 片側0.05mm（標準）

緑 = 最速納期

緑のソルダーマスクは最速の製造に最適化されています。色にこだわりがない場合は、最速配送のために緑を選択してください。

シルクスクリーン仕様

シルクスクリーン（レジェンド）は、部品番号、極性マーク、ラベルに使用されます。

シルクスクリーンパラメータ

パラメータ	標準	高精度
最小線幅	0.15mm (6 mil)	0.1mm (4 mil)
最小文字高さ	1.0mm (40 mil)	0.8mm (32 mil)
幅:高さ比	1:6 (〜17%)	-
中抜きフォント間隔	>0.2mm	-

シルクスクリーン色

白: ほとんどのソルダーマスク色の標準
黒: 白のソルダーマスクで利用可能

シルクスクリーン自動拡幅

JLCPCBは、細すぎるシルクスクリーン線を自動的に0.15mmに拡幅する場合があります。非標準設計からの不鮮明なテキストに関するクレームは受け付けられません。

インピーダンス制御

JLCPCBは多層基板に対してインピーダンス制御PCBを追加料金なしで提供しています。

対応インピーダンスタイプ

タイプ	インピーダンス範囲	用途
マイクロストリップ（シングルエンド）	20-90Ω	一般RF、GPIO
コプレーナ（シングルエンド）	20-90Ω	フレキ基板、グランドプレーンなし
エッジカップル（ディファレンシャル）	50-150Ω	USB、HDMI、イーサネット
デュアルコプレーナ（ディファレンシャル）	50-150Ω	高速ディファレンシャル

インピーダンス計算機の使用

JLCPCBは無料のインピーダンス計算機を提供しており、以下が可能です：

目標インピーダンスに必要なパターン幅を計算
互換性のあるスタックアップ構成を推奨
4種類すべてのインピーダンスタイプに対応

フレキ基板のインピーダンス制限

JLCPCBはフレキ基板のインピーダンス制御を公式にはサポートしていません。ロット間の材料と厚みの変動により、>10%のインピーダンス偏差が生じる可能性があります。

特殊機能

高度な機能

カステレーションホール

モジュール実装用の基板端のハーフホール。プラグインボードや RFモジュールに最適。

金フィンガー

カードエッジコネクタ用のエッジコネクタめっき。複数の金厚オプション。

エッジめっき

EMIシールドやグランド接続のための基板端の銅めっき。

プレスフィットホール

はんだなしでプレスフィットコネクタ用の精密穴。

利用可能な材料

FR-4: 標準ガラスエポキシ（最も一般的）
フレキ（ポリイミド）: フレキシブル回路
アルミコア: LED用途、熱対策
銅コア: 高熱伝導性
Rogers: 高周波RF用途
PTFE（テフロン）: 低損失RF

非対応

ブラインド/ベリードビア: スルーホールのみ対応
HDIマイクロビア: 標準プロセスでは利用不可
リジッドフレックス: 限定的なサポート（可用性を確認）

よくある質問

設計ルールに違反した場合どうなりますか？

JLCPCBの自動システムが違反をフラグします。軽微な問題は免責付きで受け入れられる場合があります。重大な違反は設計変更が必要です。境界線上のケースでは、注文前にサポートに連絡してください。

4層基板で3 milパターン/間隔は使えますか？

3 milは4層の標準最小4 milを下回っています。追加料金で非常に限られた部分には可能かもしれません。可能性について JLCPCBサポートに連絡してください。

なぜブラインド/ベリードビアは使えないのですか？

JLCPCBの標準製造ラインはスルーホールビアのみに最適化されています。ブラインド/ベリードビアにはシーケンシャルラミネーションが必要で、コストと時間が大幅に増加します。HDIのニーズには、他のメーカーを検討してください。

インピーダンス制御はどの程度正確ですか？

JLCPCBは通常、リジッドPCBで+/-10%のインピーダンス公差を達成しています。より厳しい公差や特定の要件については、明示的に制御インピーダンスをリクエストし、公差のニーズを指定してください。

最短納期はどのくらいですか？

標準製造は3〜5日です。シンプルな2層設計では、エクスプレスオプションで24〜48時間が可能です。多層や特殊プロセスはより時間がかかります。緑のソルダーマスクが最速の処理時間です。

実装にフィデューシャルは必要ですか？

いいえ、JLCPCBは設計にフィデューシャルマークが含まれていない場合、SMT実装用に自動的に追加します。ただし、最適な位置に独自のフィデューシャルを含めることで、配置精度が向上する場合があります。

まとめ

JLCPCBの設計ルールを理解することは、成功的でコスト効率の良いPCB 製造に不可欠です。主なポイント：

標準仕様から始める: 2層は6 milパターン/間隔、 4層は4 mil
適切な銅箔厚を使用: 1ozが標準、大電流には2oz
適切な表面処理を選択: ホビーにはHASL、狭ピッチにはENIG
発注前にDRCを実行: 不合格と遅延を防止
緑が最速: 色にこだわりがなければ緑のソルダーマスクを選択

このガイドをブックマークして、設計プロセス中に参照してください。迷ったときは、より保守的な仕様を選んでください - 余裕のあるマージンが歩留まりと信頼性を向上させます。

まず回路図を検証しましょう

PCB設計ルールを心配する前に、回路図にエラーがないことを確認してください。Schemalyzer AIがEasyEDAの回路図を分析し、高価なPCB 問題になる前に潜在的な問題を検出します。

無料で回路図分析を試す

JLCPCB Design Rules and Capabilities: Complete Specification Guide