PCB布局最佳实践：专业设计的25条基本规则（2025年版）

规则 1：首先放置关键元件

从具有固定位置或严格要求的元件开始：

1. 连接器和安装孔 - 这些定义了您的板边和机械约束
2. 高引脚数 IC - 处理器、FPGA 和微控制器构成布线骨架
3. 电源元件 - 稳压器、电感和大容量电容器需要特定的热/EMI 区域
4. 射频/天线元件 - 禁布区和阻抗要求决定放置位置

将高引脚数处理器放置在电路板中央 - 这可以最小化平均走线长度并减少过孔数量。 相比边缘放置，中央放置的 MCU 可以将总布线长度减少 20-30%。

规则 2：将相关元件分组放置

协同工作的元件应该放在一起。此原则适用于：

• 功能模块 - 将所有电源元件保持在一个区域
• 信号链 - 输入到输出应在电路板上逻辑流动
• 去耦电容 - 放置在其相关 IC 电源引脚的 3mm 范围内

规则 3：分离模拟和数字部分

数字开关噪声可能会破坏敏感的模拟信号。实施物理分离：

• 将模拟元件放在电路板的一侧，数字元件放在另一侧
• 保持模拟和数字走线之间至少 20 mil (0.5mm) 的间距
• 使模拟信号远离时钟线和开关电源
• 在敏感部分之间使用保护走线或地铺铜

如果无法避免交叉，应以 90 度角交叉模拟和数字走线以最小化耦合。

规则 4：保持元件方向一致

一致的方向可以加快组装速度并减少错误：

• 极性元件 - 所有二极管指向同一方向，所有电解电容的 + 面向同一方向
• IC - 引脚 1 方向一致（全部朝北或全部朝西）
• 电阻/电容 - 相似值使用相同旋转

这种一致性有助于贴片机高效运行，并使组装期间的目视检查更加容易。

规则 5：将 SMD 元件放置在一侧

为了节省组装成本，将所有 SMD 元件放置在电路板顶侧。这将组装从两次回流 减少到一次，通常可节省 30-40% 的组装成本。

如果必须使用双面：

• 将较大、较重的元件放在底部（在顶侧回流期间它们会保持在原位）
• 将通孔元件保留在顶部以便进行波峰焊
• 考虑底部元件影响顶侧放置的禁布区

规则 6：保持走线短而直接

每毫米的走线长度都会增加电感、电阻和潜在的噪声拾取。以下情况优先使用短走线：

• 高速信号 - USB、SPI 时钟和数据线应小于 15cm (6 英寸)
• 模拟信号 - 特别是易受噪声影响的高阻抗节点
• 电源走线 - 最小化敏感 IC 的电压降

如果走线必须很长，考虑通过过孔转换到具有更好接地参考的内层是否有意义。

规则 7：使用 45 度角（绝不使用 90 度）

尖锐的 90 度拐角会导致问题：

• 充当天线，辐射 EMI
• 在高速信号中造成阻抗不连续
• 在制造过程中可能截留蚀刻剂，导致可靠性问题

始终使用两个 45 度弯曲代替一个 90 度拐角。对于高速信号，弧形走线更好， 因为它们提供最平滑的阻抗过渡。

规则 8：在层之间交替水平和垂直布线

这是“正交布线规则” - 多层板最重要的原则之一：

• 在一层上布水平走线，在相邻层上布垂直走线
• 这消除了层之间的感应串扰
• 使布线更可预测和有组织

对于 4 层板（信号-地-电源-信号），在第 1 层水平布线，在第 4 层垂直布线 （或反之）。

规则 9：根据电流容量调整走线尺寸

走线宽度必须与电流要求匹配。使用 IPC-2152 标准：

如有疑问，对电源使用更宽的走线。40 mil (1mm) 的电源和地线走线是大多数 设计的安全默认值。

规则 10：在网络内保持一致的走线宽度

在布线中途改变走线宽度会导致阻抗不连续。这对以下情况最重要：

• 高速信号 - 宽度变化会导致反射
• 射频走线 - 即使很小的变化也会影响阻抗匹配

如果必须改变宽度（例如缩小以到达细间距 IC），应使过渡平缓地锥形化， 而不是突然的阶跃。

规则 11：使用完整的地平面

连续的地平面是 PCB 设计中最好的朋友：

• 为所有信号提供低阻抗回流路径
• 充当信号层之间的屏蔽
• 改善热分布
• 简化去耦电容布线

对于 4 层板，推荐的叠层是：

1. 第 1 层：信号（水平布线）
2. 第 2 层：地平面（连续）
3. 第 3 层：电源平面
4. 第 4 层：信号（垂直布线）

规则 12：正确放置去耦电容

去耦电容只有在正确放置时才有效：

• 位置：IC 电源引脚 3mm 范围内（越近越好）
• 连接：电源应在到达 IC 引脚之前先流向电容
• 过孔放置：紧邻电容焊盘的过孔可最小化环路电感

对数字 IC 使用分级电容方法：

• 100nF 陶瓷 - 每个电源引脚一个，放置最近
• 10uF 陶瓷 - 每个 IC 一个，放在附近
• 100uF 大容量 - 每个板区域一个，用于瞬态电流

规则 13：绝不在分割平面上布线信号

当信号穿过参考平面的间隙时：

• 回流电流必须绕过间隙，形成大的环路
• 环路充当天线，辐射 EMI
• 由于增加的电感，信号完整性下降

如果必须分割平面（用于独立的模拟/数字地），在交叉点用电容桥接间隙， 或在具有连续参考平面的不同层上布线这些信号。

规则 14：使用宽电源走线

电源和地线走线应明显宽于信号走线：

• 建议最小值：中等电流为 40 mils (1mm)
• 大电流 (5-10A)：100 mils (2.5mm) 或使用多边形铺铜
• 经验法则：电源走线比信号走线宽 2-4 倍

宽走线降低电阻（更低的电压降）和电感（更好的瞬态响应）。

规则 15：为混合信号实施星形接地

对于同时具有模拟和数字电路的板：

• 保持模拟和数字地平面分离
• 在靠近电源入口的单点连接它们（星点）
• 这防止数字开关噪声流经模拟地

星点应该是电源地连接到电路板的位置。然后所有回流电流直接流向此点， 而不是通过其他电路。

规则 16：控制高速信号的阻抗

高速接口有特定的阻抗要求：

阻抗由走线宽度、间距和到参考平面的距离控制。使用您的 PCB 制造商的 叠层计算器或 Saturn PCB toolkit 等工具。

规则 17：差分对长度匹配

差分对必须在长度上匹配以保持信号时序：

• USB：在 5 mils (0.127mm) 内匹配，偏移小于 400ps
• HDMI：TMDS 对之间在 3mm 内匹配
• Ethernet：每对在 50 mils (1.27mm) 内匹配

还要保持一对的两条走线之间的一致间距。典型间距为 5-10 mils 以实现紧密耦合。

规则 18：使用 3W 规则防止串扰

当相邻走线上的信号相互干扰时会发生串扰。3W 规则规定：

走线之间的中心到中心间距应至少为走线宽度的 3 倍。

例如，如果您的走线为 10 mils 宽，则走线间距至少为 30 mils 中心到中心 （20 mils 边到边）。对于关键信号，使用 5W 规则以获得 更好的隔离。

规则 19：最小化高速信号的过孔转换

过孔增加电感并造成阻抗不连续。对于高速信号：

• 将层转换限制为每个信号 2 次或更少
• 在信号过孔附近放置地过孔（过孔缝合）
• 使用较小的过孔（8 mil 钻孔）以减少电感
• 对于差分对，对两条走线使用相同的过孔结构

每个过孔增加约 0.5-1nH 的电感。在高频下，这会产生降低信号质量的反射。

规则 20：在功率元件下使用热过孔

热过孔将热量从热元件传递到内层铜层以散热：

• 过孔尺寸：0.3mm (12 mil) 直径是典型值
• 间距：热焊盘下 1.2mm 网格图案
• 数量：更多过孔 = 更低的热阻
• 填充：铜填充或导电环氧树脂效果最佳

热过孔可以将元件温度降低 10-15 度，显著延长元件寿命。

规则 21：添加铺铜以散热

铜具有出色的导热性（400 W/m-K）。使用铺铜来散热：

• 将功率元件的裸露焊盘连接到大铜区域
• 避免用穿过热路径的走线中断铺铜
• 对于大功率设计使用 2oz 铜（相对于标准 1oz）
• 在整个铺铜中添加过孔缝合以连接到内层

使用铺铜时，不要忘记过孔缝合 - 没有它，铺铜会产生孤立的铜岛， 实际上可能增加 EMI。

规则 22：间隔发热元件

防止热元件之间的热相互作用：

• 功率 MOSFET 间隔至少 5mm
• 使稳压器远离温度敏感元件（晶振、精密电阻）
• 将电感（产生磁场和热量）放置在远离敏感模拟电路的位置
• 如果需要，为散热器留出间隙

规则 23：遵循制造商最小规格

每个 PCB 制造商都有最小能力。对于 JLCPCB 标准工艺：

使用推荐值而不是最小值可提高良品率并降低成本。采用最小规格的设计 通常会产生额外费用或具有更高的拒收率。

规则 24：添加适当的丝印标记

良好的丝印可加快组装速度并帮助调试：

• 参考标号：放置在元件附近，可从一两个方向读取
• 极性标记：引脚 1 点、+ 符号、二极管阴极带
• 板信息：用于修订跟踪的名称、版本、日期
• 最小文字高度：0.8mm (32 mil) 以便阅读
• 最小线宽：0.15mm (6 mil)

规则 25：包含基准点和测试点

这些功能对于自动化组装和测试至关重要：

基准点（用于贴片对准）：

• 至少 3 个全局基准点呈 L 形图案
• 1mm 直径铜圆，2mm 阻焊开口
• 放置在电路板的对角

测试点（用于调试和生产测试）：

• 最小 1mm 直径以便探针访问
• 包含在关键电源轨、通信总线和复位信号上
• 对于针床夹具，间隔至少 2.5mm