PCB Layout Best Practices: 25 Grundlegende Regeln für Professionelle Designs (2025)

Einführung

Das PCB-Layout ist der Punkt, an dem Ihr Schaltplan Realität wird. Eine gut ausgelegte Platine arbeitet zuverlässig, besteht EMV-Tests beim ersten Versuch und kostet weniger in der Herstellung. Eine schlecht ausgelegte Platine führt zu endlosen Debugging-Sitzungen, mysteriösen Rauschproblemen und teuren Redesigns.

Dieser Leitfaden destilliert jahrelange PCB-Design-Erfahrung in 25 wesentliche Regeln, die professionelle Designs von Amateur-Designs unterscheiden. Egal ob Sie Ihre erste Platine entwerfen oder Ihre zehnte verfeinern, diese Regeln helfen Ihnen, Platinen zu erstellen, die beim ersten Mal funktionieren.

Wir haben diese Regeln in sechs Kategorien organisiert: Bauteilplatzierung, Leiterbahnführung, Stromverteilung, Signalintegrität, Wärmemanagement und Design für Fertigung (DFM). Jede Regel enthält praktische Anleitungen, spezifische Werte wo anwendbar und Beispiele aus der Praxis.

Teil 1: Regeln zur Bauteilplatzierung

Die Bauteilplatzierung ist das Fundament eines guten PCB-Layouts. Wenn Sie es richtig machen, wird das Routing unkompliziert. Wenn Sie es falsch machen, werden Sie bei jedem Schritt gegen das Layout kämpfen. Studien zeigen, dass 80% des Routing-Erfolgs durch die Bauteilplatzierung bestimmt werden.

Diagramm zur Bauteilplatzierungsstrategie

Regel 1: Kritische Bauteile zuerst platzieren

Beginnen Sie mit Bauteilen, die feste Positionen oder strenge Anforderungen haben:

Steckverbinder und Befestigungslöcher - Diese definieren Ihre Platinenränder und mechanischen Beschränkungen
ICs mit hoher Pin-Zahl - Prozessoren, FPGAs und Mikrocontroller bilden das Routing-Rückgrat
Leistungsbauteile - Regler, Induktivitäten und Bulk-Kondensatoren benötigen spezifische thermische/EMI-Zonen
RF/Antennen-Bauteile - Ausschlusszonen und Impedanzanforderungen diktieren die Platzierung

Platzieren Sie Prozessoren mit hoher Pin-Zahl zentral auf der Platine - dies minimiert die durchschnittliche Leiterbahnlänge und reduziert die Via-Anzahl. Ein zentral platzierter MCU kann die Gesamt-Routing-Länge um 20-30% im Vergleich zur Randplatzierung reduzieren.

Regel 2: Zusammengehörige Bauteile gruppieren

Bauteile, die zusammenarbeiten, sollten zusammen platziert werden. Dieses Prinzip gilt für:

Funktionsblöcke - Halten Sie alle Netzteil-Komponenten in einem Bereich
Signalketten - Eingang zu Ausgang sollte logisch über die Platine fließen
Entkopplungskondensatoren - Platzieren innerhalb von 3mm der zugehörigen IC-Stromversorgungspins

Praktisches Beispiel

Für einen STM32-Mikrocontroller platzieren Sie alle Entkopplungskondensatoren auf derselben Seite wie der Chip, mit dem kleinsten Wert (100nF) am nächsten zu den Stromversorgungspins. Die Faustregel für STM32: n x 100nF + 1 x 4.7uF wobei n = Anzahl der VDD-Pins.

Regel 3: Analoge und digitale Bereiche trennen

Digitales Schaltrauschen kann empfindliche Analogsignale verfälschen. Implementieren Sie physische Trennung:

Platzieren Sie analoge Bauteile auf einer Seite der Platine, digitale auf der anderen
Halten Sie mindestens 20 mil (0,5mm) Abstand zwischen analogen und digitalen Leiterbahnen ein
Führen Sie Analogsignale weg von Taktleitungen und Schaltnetzteilen
Verwenden Sie Schutzleiterbahnen oder Masseflächen zwischen empfindlichen Bereichen

Wenn eine Kreuzung unvermeidbar ist, kreuzen Sie analoge und digitale Leiterbahnen im 90-Grad-Winkel, um die Kopplung zu minimieren.

Regel 4: Bauteile konsistent ausrichten

Konsistente Ausrichtung beschleunigt die Bestückung und reduziert Fehler:

Gepolte Bauteile - Alle Dioden zeigen in dieselbe Richtung, alle Elektrolytkondensatoren haben + in dieselbe Richtung
ICs - Pin-1-Ausrichtung konsistent (alle Nord oder alle West)
Widerstände/Kondensatoren - Gleiche Rotation für ähnliche Werte

Diese Konsistenz hilft Pick-and-Place-Maschinen effizient zu arbeiten und erleichtert die visuelle Inspektion während der Bestückung erheblich.

Regel 5: SMD-Bauteile auf einer Seite platzieren

Für kosteneffektive Bestückung platzieren Sie alle SMD-Bauteile auf der Oberseite der Platine. Dies reduziert die Bestückung von zwei Reflow-Durchläufen auf einen, was typischerweise 30-40% an Bestückungskosten spart.

Wenn Sie beide Seiten verwenden müssen:

Platzieren Sie größere, schwerere Bauteile auf der Unterseite (sie bleiben während des Oberseiten-Reflows an Ort und Stelle)
Halten Sie Durchsteckbauteile auf der Oberseite für Wellenlöten
Berücksichtigen Sie Ausschlusszonen, wo Unterseiten-Bauteile die Oberseiten-Platzierung beeinflussen

Teil 2: Regeln zur Leiterbahnführung

Mit richtig platzierten Bauteilen wird das Routing zu einer Frage des effizienten Verbindens der Punkte. Diese Regeln stellen sicher, dass Ihre Leiterbahnen Signale sauber und zuverlässig übertragen.

Diagramm zu Best Practices für Leiterbahnführung

Regel 6: Leiterbahnen kurz und direkt halten

Jeder Millimeter Leiterbahnlänge fügt Induktivität, Widerstand und Potenzial für Rauschaufnahme hinzu. Priorisieren Sie kurze Leiterbahnen für:

Hochgeschwindigkeitssignale - USB, SPI-Takte und Datenleitungen unter 15cm (6 Zoll)
Analogsignale - Besonders hochohmige Knoten, die anfällig für Rauschen sind
Stromleiterbahnen - Minimieren Sie Spannungsabfall zu empfindlichen ICs

Wenn eine Leiterbahn lang sein muss, überlegen Sie, ob ein Via-Übergang zu einer inneren Lage mit einer besseren Massereferenz sinnvoll ist.

Regel 7: 45-Grad-Winkel verwenden (niemals 90 Grad)

Scharfe 90-Grad-Ecken verursachen Probleme:

Wirken als Antennen und strahlen EMI ab
Erzeugen Impedanzsprünge in Hochgeschwindigkeitssignalen
Können während der Fertigung Ätzmittel einschließen und Zuverlässigkeitsprobleme verursachen

Verwenden Sie immer zwei 45-Grad-Biegungen statt einer 90-Grad-Ecke. Für Hochgeschwindigkeitssignale sind gekrümmte Leiterbahnen noch besser, da sie den sanftesten Impedanzübergang bieten.

EasyEDA-Tipp

In EasyEDA drücken Sie "L" während des Routings, um zwischen 45-Grad- und 90-Grad-Modus umzuschalten. Die Track-Mode-Schaltfläche in der Symbolleiste ermöglicht auch die Auswahl von Bogen-Routing für sanfte Kurven.

Regel 8: Horizontales und vertikales Routing zwischen Lagen abwechseln

Dies ist die "orthogonale Routing-Regel" - eines der wichtigsten Prinzipien für mehrlagige Platinen:

Führen Sie horizontale Leiterbahnen auf einer Lage, vertikale auf der angrenzenden Lage
Dies eliminiert induktives Übersprechen zwischen Lagen
Macht das Routing vorhersehbarer und organisierter

Für eine 4-Lagen-Platine (Signal-GND-Power-Signal) führen Sie horizontal auf Lage 1 und vertikal auf Lage 4 (oder umgekehrt).

Regel 9: Leiterbahnbreite für Stromkapazität dimensionieren

Die Leiterbahnbreite muss den Stromanforderungen entsprechen. Nach IPC-2152-Standards:

Strom	Äußere Leiterbahn (1oz)	Innere Leiterbahn (1oz)	Temperaturanstieg
0.5A	10 mil (0.25mm)	20 mil (0.5mm)	10 Grad C
1A	20 mil (0.5mm)	50 mil (1.25mm)	10 Grad C
3A	50 mil (1.25mm)	150 mil (3.8mm)	20 Grad C
5A	100 mil (2.5mm)	300 mil (7.6mm)	20 Grad C

Im Zweifel verwenden Sie breitere Leiterbahnen für Stromversorgung. Eine 40 mil (1mm) Leiterbahn für Strom und Masse ist eine sichere Standardeinstellung für die meisten Designs.

Regel 10: Konsistente Leiterbahnbreiten innerhalb eines Netzes beibehalten

Eine Änderung der Leiterbahnbreite während des Routings verursacht Impedanzsprünge. Dies ist am wichtigsten für:

Hochgeschwindigkeitssignale - Breitenänderungen verursachen Reflexionen
HF-Leiterbahnen - Selbst kleine Variationen beeinflussen die Impedanzanpassung

Wenn Sie die Breite ändern müssen (wie bei der Verengung zum Erreichen eines feinpitchigen ICs), machen Sie den Übergang allmählich mit einem Taper, nicht mit einem abrupten Schritt.

Teil 3: Regeln für Stromversorgung und Masse

Schlechte Stromverteilung ist die häufigste Ursache für EMV-Ausfälle. Eine solide Strom- und Massestrategie verhindert die meisten Rauschprobleme, bevor sie entstehen.

Regel 11: Durchgehende Masseflächen verwenden

Eine durchgehende Massefläche ist Ihr bester Freund im PCB-Design:

Bietet niederimpedanten Rückstrompfad für alle Signale
Wirkt als Schirm zwischen Signallagen
Verbessert Wärmeverteilung
Vereinfacht Routing von Entkopplungskondensatoren

Kritische Regel

Führen Sie niemals Signale über Lücken in der Massefläche. Eine Lücke im Rückstrompfad zwingt Strom, einen alternativen Weg zu finden, wodurch eine große Schleifenantenne entsteht. Dies ist die Hauptursache Nummer eins für EMI-Ausfälle.

Für 4-Lagen-Platinen ist der empfohlene Stackup:

Lage 1: Signale (horizontales Routing)
Lage 2: Massefläche (durchgehend)
Lage 3: Stromfläche
Lage 4: Signale (vertikales Routing)

Regel 12: Entkopplungskondensatoren richtig platzieren

Entkopplungskondensatoren sind nur effektiv, wenn sie korrekt platziert werden:

Standort: Innerhalb 3mm der IC-Stromversorgungspins (näher ist besser)
Verbindung: Strom sollte ZUM Kondensator fließen BEVOR er zum IC-Pin gelangt
Via-Platzierung: Vias unmittelbar neben Kondensator-Pads minimieren Schleifeninduktivität

Verwenden Sie einen gestaffelten Kondensator-Ansatz für digitale ICs:

100nF Keramik - Einer pro Stromversorgungspin, am nächsten platziert
10uF Keramik - Einer pro IC, in der Nähe
100uF Bulk - Einer pro Platinensektion, für transienten Strom

Diagramm zur Platzierung von Entkopplungskondensatoren

Regel 13: Niemals Signale über geteilte Flächen führen

Wenn ein Signal eine Lücke in der Referenzfläche überquert:

Rückstrom muss um die Lücke herum fließen, wodurch eine große Schleife entsteht
Die Schleife wirkt als Antenne und strahlt EMI ab
Signalintegrität verschlechtert sich aufgrund erhöhter Induktivität

Wenn Sie Flächen teilen müssen (für getrennte Analog-/Digital-Massen), überbrücken Sie die Lücke mit Kondensatoren an Kreuzungspunkten oder führen Sie diese Signale auf einer anderen Lage mit einer durchgehenden Referenzfläche.

Regel 14: Breite Stromleiterbahnen verwenden

Strom- und Masseleiterbahnen sollten deutlich breiter sein als Signalleiterbahnen:

Mindestempfehlung: 40 mils (1mm) für moderaten Strom
Hoher Strom (5-10A): 100 mils (2,5mm) oder Polygon-Flächen verwenden
Faustregel: Stromleiterbahnen 2-4x breiter als Signalleiterbahnen

Breite Leiterbahnen reduzieren Widerstand (geringerer Spannungsabfall) und Induktivität (bessere transiente Antwort).

Regel 15: Sternförmige Masseführung für Mischsignale implementieren

Für Platinen mit sowohl analogen als auch digitalen Schaltungen:

Halten Sie analoge und digitale Masseflächen getrennt
Verbinden Sie sie an einem einzigen Punkt nahe dem Stromeingang (Sternpunkt)
Dies verhindert, dass digitales Schaltrauschen durch die analoge Masse fließt

Der Sternpunkt sollte dort sein, wo die Netzteil-Masse mit der Platine verbunden wird. Alle Rückströme fließen dann direkt zu diesem Punkt, anstatt durch andere Schaltungen.

Teil 4: Regeln zur Signalintegrität

Mit steigenden Taktfrequenzen wird Signalintegrität kritisch. Diese Regeln gelten für USB, HDMI, Ethernet, DDR-Speicher und jedes Signal über 50MHz.

Regel 16: Impedanz für Hochgeschwindigkeitssignale kontrollieren

Hochgeschwindigkeitsschnittstellen haben spezifische Impedanzanforderungen:

Schnittstelle	Impedanz	Toleranz	Anmerkungen
USB 2.0/3.0	90 Ohm differential	+/- 10%	D+/D- Paar
Ethernet	100 Ohm differential	+/- 10%	TX/RX Paare
HDMI	100 Ohm differential	+/- 5%	TMDS Paare
DDR3/DDR4	40-60 Ohm single-ended	+/- 10%	Speicher-Spezifikation prüfen

Impedanz wird durch Leiterbahnbreite, Abstand und Entfernung zur Referenzfläche kontrolliert. Verwenden Sie den Stackup-Rechner Ihres PCB-Herstellers oder Tools wie das Saturn PCB Toolkit.

Regel 17: Längenanpassung differentieller Paare

Differentielle Paare müssen in der Länge angepasst werden, um Signal-Timing beizubehalten:

USB: Anpassung innerhalb 5 mils (0,127mm), Skew unter 400ps
HDMI: Anpassung innerhalb 3mm zwischen TMDS-Paaren
Ethernet: Anpassung innerhalb 50 mils (1,27mm) pro Paar

Halten Sie auch konsistenten Abstand zwischen den beiden Leiterbahnen eines Paares. Typischer Abstand ist 5-10 mils für enge Kopplung.

Routing-Tipp

Führen Sie beide Leiterbahnen eines differentiellen Paares wann immer möglich auf derselben Lage. Wenn Lagenwechsel unvermeidbar sind, verwenden Sie dieselbe Anzahl von Vias für beide Leiterbahnen, um Symmetrie zu wahren.

Regel 18: Übersprechen mit der 3W-Regel verhindern

Übersprechen tritt auf, wenn Signale auf benachbarten Leiterbahnen sich gegenseitig stören. Die 3W-Regel besagt:

Der Mitte-zu-Mitte-Abstand zwischen Leiterbahnen sollte mindestens das 3-fache der Leiterbahnbreite betragen.

Wenn Ihre Leiterbahn beispielsweise 10 mils breit ist, sollten Leiterbahnen mindestens 30 mils Mitte-zu-Mitte (20 mils Kante-zu-Kante) Abstand haben. Für kritische Signale verwenden Sie die 5W-Regel für noch bessere Isolation.

Regel 19: Via-Übergänge für Hochgeschwindigkeitssignale minimieren

Vias fügen Induktivität hinzu und erzeugen Impedanzsprünge. Für Hochgeschwindigkeitssignale:

Begrenzen Sie Lagenübergänge auf 2 oder weniger pro Signal
Platzieren Sie Masse-Vias neben Signal-Vias (Via-Stitching)
Verwenden Sie kleinere Vias (8 mil Bohrung) für weniger Induktivität
Für differentielle Paare verwenden Sie identische Via-Strukturen für beide Leiterbahnen

Jedes Via fügt ungefähr 0,5-1nH Induktivität hinzu. Bei hohen Frequenzen erzeugt dies Reflexionen, die die Signalqualität verschlechtern.

Teil 5: Regeln zum Wärmemanagement

Hitze ist der Feind der Elektronikzuverlässigkeit. Jede Erhöhung der Betriebstemperatur um 10 Grad C halbiert ungefähr die Bauteillebensdauer. Diese Regeln helfen, Ihre Platine kühl zu halten.

Regel 20: Thermische Vias unter Leistungsbauteilen verwenden

Thermische Vias übertragen Wärme von heißen Bauteilen zu inneren Kupferlagen zur Ableitung:

Via-Größe: 0,3mm (12 mil) Durchmesser ist typisch
Abstand: 1,2mm Rastermuster unter thermischen Pads
Menge: Mehr Vias = geringerer thermischer Widerstand
Füllung: Kupfergefüllt oder leitfähiges Epoxid für beste Ergebnisse

Thermische Vias können Bauteiltemperaturen um 10-15 Grad C senken, was die Bauteillebensdauer erheblich verlängert.

Faustregel

Für jedes 1W Verlustleistung benötigen Sie ungefähr 15 cm² (2,4 Quadratzoll) PCB- Kupferfläche für einen Temperaturanstieg von 40 Grad C. Eine 4-Lagen-Platine bewältigt 30% mehr Leistung als eine 2-Lagen-Platine gleicher Größe.

Regel 21: Kupferflächen zur Wärmeverteilung hinzufügen

Kupfer hat ausgezeichnete Wärmeleitfähigkeit (400 W/m-K). Verwenden Sie Kupferflächen zur Wärmeverteilung:

Verbinden Sie freiliegende Pads von Leistungsbauteilen mit großen Kupferflächen
Vermeiden Sie es, Kupferflächen mit Leiterbahnen zu unterbrechen, die den thermischen Pfad kreuzen
Verwenden Sie 2oz Kupfer für Hochleistungsdesigns (vs. Standard 1oz)
Fügen Sie Via-Stitching in Flächen hinzu, um mit inneren Lagen zu verbinden

Bei Verwendung von Kupferflächen vergessen Sie nicht Via-Stitching - ohne dies erzeugt die Fläche isolierte Kupferinseln, die tatsächlich EMI erhöhen können.

Regel 22: Wärmeerzeugende Bauteile räumlich trennen

Verhindern Sie thermische Wechselwirkung zwischen heißen Bauteilen:

Platzieren Sie Leistungs-MOSFETs mindestens 5mm auseinander
Halten Sie Spannungsregler fern von temperaturempfindlichen Bauteilen (Quarze, Präzisionswiderstände)
Positionieren Sie Induktivitäten (die Magnetfelder und Wärme erzeugen) fern von empfindlichen Analogschaltungen
Lassen Sie Freiraum für Kühlkörper, falls erforderlich

Teil 6: Regeln für Design für Fertigung (DFM)

Ein Design, das nicht zuverlässig gefertigt werden kann, ist kein gutes Design. Diese Regeln stellen sicher, dass Ihre Platine konsistent und kosteneffektiv gebaut werden kann.

Regel 23: Hersteller-Mindestspezifikationen befolgen

Jeder PCB-Hersteller hat Mindestfähigkeiten. Für JLCPCB-Standardprozess:

Parameter	Standard	Empfohlen
Minimale Leiterbahnbreite	5 mil (0.127mm)	6 mil (0.15mm)
Minimaler Abstand	5 mil (0.127mm)	6 mil (0.15mm)
Minimale Via-Bohrung	8 mil (0.2mm)	10 mil (0.25mm)
Via-Kupferring	5 mil (0.127mm)	6 mil (0.15mm)
Lötstopplack-Abstand	2 mil (0.05mm)	3 mil (0.075mm)

Die Verwendung empfohlener Werte anstelle von Mindestwerten verbessert die Ausbeute und reduziert Kosten. Designs mit Mindestspezifikationen verursachen oft Zusatzgebühren oder haben höhere Ablehnungsraten.

Regel 24: Ordnungsgemäße Bestückungsdruck-Markierungen hinzufügen

Guter Bestückungsdruck beschleunigt die Montage und hilft beim Debugging:

Referenzbezeichner: In der Nähe von Bauteilen platzieren, lesbar aus einer oder zwei Richtungen
Polaritätsmarkierungen: Pin-1-Punkte, +-Symbole, Dioden-Kathodenbänder
Platineninformationen: Name, Version, Datum zur Revisionsverfolgung
Minimale Texthöhe: 0,8mm (32 mil) für Lesbarkeit
Minimale Linienbreite: 0,15mm (6 mil)

Wichtig

Halten Sie Bestückungsdruck mindestens 6 mils (0,15mm) von Pads und Vias entfernt. Bestückungsdruck über Pads verhindert ordnungsgemäßes Löten und kann Montagefehler verursachen.

Regel 25: Passermarken und Testpunkte einschließen

Diese Merkmale sind wesentlich für automatisierte Montage und Prüfung:

Passermarken (für Pick-and-Place-Ausrichtung):

Mindestens 3 globale Passermarken in einem L-Muster
1mm Durchmesser Kupferkreis mit 2mm Lötstopplack-Öffnung
In gegenüberliegenden Ecken der Platine platzieren

Testpunkte (für Debugging und Produktionstest):

1mm Durchmesser Minimum für Sondenzugang
Auf kritischen Stromschienen, Kommunikationsbussen und Reset-Signalen einschließen
Mindestens 2,5mm Abstand für Bed-of-Nails-Vorrichtungen

Häufige PCB-Layout-Fehler

Lernen Sie aus den Fehlern anderer. Dies sind die Fehler, die wir am häufigsten sehen:

1. Falsche Footprints

Selbst ein 0,5mm Fehler im Pad-Abstand macht ein Bauteil unmöglich zu löten. Überprüfen Sie immer Footprints gegen tatsächliche Bauteil-Datenblätter vor der Bestellung.

2. Entkopplungskondensatoren zu weit vom IC entfernt

Ein 100nF-Kondensator, der 10mm entfernt platziert ist, ist bei hohen Frequenzen nahezu nutzlos. Die Leiterbahn- Induktivität dominiert. Halten Sie sie innerhalb 3mm, idealerweise direkt neben dem Stromversorgungspin.

3. Routing über geteilte Masseflächen

Dies erzeugt Schleifenantennen und ist die Hauptursache für EMV-Ausfälle. Wenn Sie Masseflächen teilen, stellen Sie sicher, dass keine Signale die Teilung ohne ordnungsgemäße Brücke kreuzen.

4. Unzureichende Leiterbahnbreite für Stromversorgung

Dieselbe 10 mil Leiterbahn für Strom und Signale zu verwenden, ist ein Rezept für Spannungsabfälle und Überhitzung. Berechnen Sie immer Leiterbahnbreitenanforderungen für stromführende Leiterbahnen.

5. Fehlende Thermal-Relief auf Masseflächen

Durchsteck-Pads, die direkt mit großen Masseflächen verbunden sind, sind nahezu unmöglich von Hand zu löten - die Fläche sinkt alle Wärme ab. Fügen Sie Thermal-Reliefs für Lötbarkeit hinzu.

Verifizierungstools und DRC

Führen Sie Design-Regel-Checks (DRC) früh und oft durch, nicht nur am Ende:

Eingebauter DRC (EasyEDA/KiCad/Altium)

Leiterbahnbreite und Abstandsverletzungen
Kupferring zu klein
Nicht verbundene Netze
Bestückungsdruck überlappt Pads

ERC (Electrical Rules Check)

Nicht verbundene Pins
Mehrere Stromausgänge im selben Netz
Fehlende Entkopplungskondensatoren

Online DFM-Checker

JLCPCB DFM: Laden Sie Gerbers bei dfm.jlcpcb.com für kostenlose Analyse hoch
PCBWay DFM: Umfassende Fertigbarkeitsprüfung

Beheben Sie DRC-Fehler sofort, wenn sie auftreten. Angesammelte Fehler werden überwältigend und verbergen echte Probleme hinter Rauschen.

Fazit

Diese 25 Regeln bilden die Grundlage professionellen PCB-Designs. Während jedes Projekt einzigartige Anforderungen hat, hilft Ihnen das Befolgen dieser Richtlinien, die häufigsten Fallstricke zu vermeiden und Platinen zu erstellen, die bei der ersten Revision zuverlässig funktionieren.

Erinnern Sie sich an die Schlüsselprinzipien:

Planen Sie vor dem Routing - Bauteilplatzierung bestimmt 80% des Erfolgs
Respektieren Sie die Massefläche - Sie ist Ihre Signalreferenz und Ihr Schild
Dimensionieren Sie Leiterbahnen für den Zweck - Strom, Signale und Hochgeschwindigkeit haben unterschiedliche Bedürfnisse
Design für Fertigung - Ein Design, das nicht zuverlässig gebaut werden kann, ist kein gutes Design
Verifizieren Sie früh und oft - Führen Sie DRC nach jeder größeren Änderung durch

Beginnen Sie mit diesen Regeln, aber seien Sie immer bereit, mehr zu lernen. PCB-Design ist ein Handwerk, das sich mit jeder Platine verbessert, die Sie erstellen.

Häufig gestellte Fragen

Was ist die wichtigste PCB-Layout-Regel?

Wenn wir uns für eine entscheiden müssten: führen Sie niemals Signale über geteilte Masseflächen. Dieser einzelne Fehler verursacht mehr EMV-Ausfälle als jeder andere. Eine durchgehende Massefläche bietet einen niederimpedanten Rückstrompfad für alle Signale und verhindert die Entstehung von Schleifenantennen.

Wie nah sollten Entkopplungskondensatoren an IC-Stromversorgungspins sein?

Innerhalb 3mm ist die allgemeine Regel, aber näher ist besser. Die Leiterbahn zwischen dem Kondensator und IC fügt Induktivität hinzu, die die Wirksamkeit bei hohen Frequenzen reduziert. Für beste Ergebnisse platzieren Sie das Kondensator-Pad direkt neben dem Stromversorgungspin-Pad, mit Vias unmittelbar neben dem Kondensator.

Sollte ich Autorouter für mein PCB verwenden?

Autorouter können einfache Designs bewältigen, produzieren aber typischerweise suboptimale Ergebnisse für komplexe Designs. Der beste Ansatz ist manuelle Platzierung und Routing von kritischen Signalen (Strom, Hochgeschwindigkeit, Analog), dann Verwendung von Autorouter für verbleibende Verbindungen mit niedriger Priorität, gefolgt von manueller Bereinigung.

Welche Leiterbahnbreite sollte ich für Signale verwenden?

Für stromarme digitale Signale ist 10 mils (0,25mm) eine gängige Standardeinstellung. Für Stromleiterbahnen berechnen Sie basierend auf Stromanforderungen mit IPC-2152 oder einem Online-Rechner. Für Hochgeschwindigkeitssignale wird die Leiterbahnbreite durch Impedanzanforderungen bestimmt, nicht durch Strom.

Benötige ich eine 4-Lagen-Platine oder reicht 2-lagig aus?

2-Lagen-Platinen funktionieren für einfache Designs ohne Hochgeschwindigkeitssignale oder strenge EMV-Anforderungen. Wählen Sie 4-lagig, wenn Sie haben: USB, Ethernet oder andere Hochgeschwindigkeitsschnittstellen; Schaltnetzteile; dichte Bauteilplatzierung; oder EMV-Zertifizierungsanforderungen. Die dedizierte Massefläche in 4-Lagen- Platinen verbessert die Signalintegrität dramatisch.