Einleitung
Ein einziger Fehler im Schaltplan kann Sie Wochen an Debugging-Zeit und Hunderte von Euro an PCB-Respins kosten. Ob fehlender Pull-up-Widerstand, falsche Spannungsangabe oder vergessener Entkopplungskondensator – Schaltplanfehler schaffen es bis in die Produktion, wenn sie nicht früh erkannt werden.
Diese umfassende Checkliste konsolidiert Erkenntnisse aus Industriestandards (IPC-2612, IEEE 315), Herstellerrichtlinien (Altium, Cadence, EMA Design) und praktischer Engineering-Erfahrung in einer einzigen, umsetzbaren Ressource. Mit über 100 Prüfpunkten in 10 Kategorien hilft Ihnen diese Checkliste, Fehler zu entdecken, bevor sie zu teuren Problemen werden.
Setzen Sie ein Lesezeichen für diese Seite - Sie werden sie vor jeder Design Review konsultieren wollen.
Warum Checklisten wichtig sind
Die Luftfahrt- und Medizinindustrie wissen seit Langem, was Elektronik-Ingenieure gerade entdecken: Checklisten retten Leben (und Designs). Studien zeigen, dass systematischer Checklisten-Einsatz Fehler bei komplexen Engineering-Aufgaben um bis zu 35% reduziert.
5.000+ €
Durchschnittliche Kosten eines PCB-Respins
4-8 Wochen
Typische Verzögerung pro Respin
85%
Fehler erkennbar in Schaltplan-Phase
Die meisten PCB-Fehler entstehen in der Schaltplan-Phase. Durch Investition von 2-3 Stunden in eine gründliche Schaltplan-Review können Sie Probleme verhindern, die Tage oder Wochen auf einer physischen Platine zum Debuggen benötigen würden.
So nutzen Sie diese Checkliste
Empfohlener Review-Prozess
- Erster Durchgang (Self-Review): Gehen Sie alle Kategorien selbst durch, bevor Sie andere einbeziehen
- Zweiter Durchgang (Peer-Review): Lassen Sie einen Kollegen mit frischem Blick prüfen
- Dritter Durchgang (Spezialisten-Review): Beziehen Sie bei komplexen Designs Fachexperten ein (Power, RF, Firmware)
- Freigabe: Dokumentieren Sie, wer was geprüft hat und alle Ausnahmen/Waivers
Standard-Punkt
Kritischer Punkt (nicht überspringen)
Punkte, die als Kritisch markiert sind, sind die häufigsten Quellen für Board-Ausfälle und sollten niemals übersprungen werden, auch nicht unter Zeitdruck.
Schnellreferenz-Karte
Für schnelle Pre-Layout-Checks konzentrieren Sie sich auf diese Top-10 kritischen Punkte:
Top 10 Kritische Checks
- 1Entkopplungskondensatoren an jedem IC-Power-Pin
- 2Alle Symbol-Pin-Nummern gegen Datenblätter verifiziert
- 3Pull-up/down-Widerstände an allen Open-Drain-Ausgängen
- 4Spannungsregler-Stabilität verifiziert (Lastkondensatoren, ESR)
- 5Reset-Pins haben externen Pull-up mit RC-Filter
- 6Boot/Strap-Pins korrekt konfiguriert
- 7ESD-Schutz an allen externen Schnittstellen
- 8Gepolte Bauteile identifiziert (Kondensatoren, Dioden)
- 9UART TX/RX und SPI MOSI/MISO korrekt gekreuzt
- 10Design besteht DRC/ERC ohne ungelöste Fehler
1Schaltplan-Einrichtung & Dokumentation
Vorlage & Titelblock
- CheckboxKorrekte Vorlage auf alle Schaltplan-Blätter angewendet
- CheckboxTitelblock vollständig ausgefüllt (Projektname, Revision, Datum, Ingenieur)
- CheckboxFirmen-/Organisationsname und Logo vorhanden
- CheckboxZeichnungsnummer oder Dokument-ID zugewiesen
- CheckboxAlle Blätter gleicher Größe für Konsistenz
- CheckboxBlattgrößen druckbar auf Standard-Bürodruckern (Tabloid/A3 max)
Blatt-Organisation
- CheckboxTop-Level-Blatt zeigt System-Blockdiagramm und Blatt-übergreifende Verbindungen
- CheckboxInhaltsverzeichnis enthalten für Designs mit 5+ Blättern
- CheckboxLogischer Signalfluss: Eingänge links, Ausgänge rechts, Power oben, Ground unten
- CheckboxVerwandte Funktionen auf gleichem Blatt gruppiert
- CheckboxMulti-Kanal-Designs nutzen hierarchische Blätter
- CheckboxBlattnummerierung sequentiell und konsistent
Versionskontrolle
- CheckboxRevisionsnummer von vorheriger Version erhöhtKritisch
- CheckboxÄnderungs-/Revisionsprotokoll mit Beschreibungen gepflegt
- CheckboxDatum der letzten Revision aufgezeichnet
- CheckboxVorherige Revisionen archiviert und zugänglich
- CheckboxSchaltplan-Dateien in Quellcodeverwaltung (Git, SVN)
Zeichnungsstandards
- CheckboxKeine 4-Wege-Leitungskreuzungen (verwenden Sie versetzte T-Kreuzungen)Kritisch
- CheckboxKreuzungspunkte an allen Leitungsverbindungen deutlich sichtbar
- CheckboxSich kreuzende Leitungen ohne Punkte eindeutig nicht verbunden
- CheckboxBauteile am Raster ausgerichtet
- CheckboxLeitungsverbindungen korrekt an Bauteil-Pins eingerastet
- CheckboxNet-Labels für bessere Lesbarkeit vs. lange Leitungen verwendet
- CheckboxPower- und Ground-Symbole konsistent verwendet
- CheckboxDifferentielle Paare mit _P/_N-Suffix gekennzeichnet
- CheckboxActive-Low-Signale konsistent markiert (Überstrich oder _N-Suffix)
2Stromversorgungsdesign
Eingangsstrom-Schutz
- CheckboxVerpolungsschutz (Diode, P-FET oder Ideal-Diode-IC)Kritisch
- CheckboxEingangssicherung oder PTC-Selbstrückstellsicherung korrekt dimensioniertKritisch
- CheckboxTVS-Diode am Stromeingang für Überspannungsschutz
- CheckboxEinschaltstrombegrenzer für hochkapazitive Systeme
- CheckboxEingangsspannungsbereich spezifiziert und gegen Bauteile verifiziert
- CheckboxUnterspannungssperre (UVLO) bei Bedarf berücksichtigt
- CheckboxÜberspannungsschutz für empfindliche nachgeschaltete Bauteile
Spannungsregler
- CheckboxAusgangsspannungsgenauigkeit erfüllt Anforderungen angeschlossener ICsKritisch
- CheckboxStrombelastbarkeit überschreitet maximale Last mit Margin (20%+ empfohlen)Kritisch
- CheckboxThermische Verlustleistung berechnet und akzeptabelKritisch
- CheckboxEingangsspannungsbereich gegen Regler-Spezifikationen verifiziert
- CheckboxEnable-Pin richtig gesteuert oder auf High/Low gelegt
- CheckboxSoft-Start-Konfiguration verifiziert, falls verfügbar
- CheckboxFeedback-Widerstandsteiler-Werte berechnet und verifiziert
- CheckboxKompensationsnetzwerk für Stabilität ausgelegt (falls extern)
- CheckboxLinear-Regler-Dropout-Spannung bei minimaler Eingangsspannung akzeptabel
- CheckboxSchaltregler für Stabilität über Lastbereich simuliert
- CheckboxAusgangskondensator-ESR innerhalb Regler-Anforderungen
Entkopplung & Filterung
- CheckboxJeder IC-Power-Pin hat EntkopplungskondensatorKritisch
- CheckboxBulk-Kapazität an StromversorgungsausgängenKritisch
- CheckboxEntkopplungswerte gemäß Herstellerempfehlungen
- CheckboxKeramikkondensator-DC-Bias-Derating berücksichtigt (X5R, X7R)
- CheckboxFerrite Beads auf empfindlichen Analog-Power-Rails verwendet
- CheckboxGetrennte Analog- und Digital-Versorgungsfilterung
- CheckboxNiedrig-ESR-Kondensatoren für Hochfrequenz-Entkopplung spezifiziert
Stromverteilung
- CheckboxGesamtes Power-Budget berechnet und verifiziert
- CheckboxAlle ICs erhalten korrekte Spannungsschiene
- CheckboxPower-Rail-Benennung im gesamten Schaltplan konsistent
- CheckboxNet-Klassen für Power-Leitungen zugewiesen (Breiten-Anforderungen)
- CheckboxStrompfad von Versorgung zu Last verifiziert
- CheckboxBatterie-Ladeschaltung vom Hauptstrompfad isoliert
Power-Sequencing
- CheckboxMulti-Rail-Sequencing-Anforderungen gegen IC-Datenblätter verifiziert
- CheckboxReset-Supervisor-ICs verwendet, wo Soft-Start-Timing kritisch ist
- CheckboxEnable-Pins bei Bedarf für sequentiellen Power-up in Reihe geschaltet
- CheckboxPower-Good-Signale wo verfügbar überwacht
3Signalintegrität
Digitale Signale
- CheckboxLogikpegel zwischen verbundenen ICs kompatibelKritisch
- CheckboxPull-ups an allen Open-Drain/Open-Collector-AusgängenKritisch
- CheckboxLevel-Shifter verwendet, wo Spannungsdomänen unterschiedlich sind
- CheckboxUnbenutzte Eingänge auf entsprechenden Logikpegel gelegt (nicht schwebend)
- CheckboxSerien-Abschlusswiderstände an schnellen Flanken (>10MHz)
- CheckboxParallel-Abschluss am Ende von Übertragungsleitungen bei Bedarf
- CheckboxKritische Timing-Signale haben definierte Anstiegs-/Abfallzeit-Beschränkungen
Analoge Signale
- CheckboxADC-Eingänge haben Anti-Aliasing-RC-Filter
- CheckboxOpAmp-Feedback-Polarität verifiziert (negative Rückkopplung für Verstärker)
- CheckboxOpAmp-Eingangs-Bias-Strompfade vorhanden
- CheckboxSpannungsteiler für Genauigkeit unter Last berechnet
- CheckboxReferenzspannungs-Präzision erfüllt Systemanforderungen
- CheckboxAnaloge Signalpfade von digitalen Rauschquellen getrennt
- CheckboxGuard Rings oder Shields auf hochohmigen Knoten bei Bedarf
Clocks & Oszillatoren
- CheckboxKristall-Lastkondensatoren entsprechen Kristall-SpezifikationKritisch
- CheckboxOszillator-Jitter/Phasenrauschen erfüllt Timing-Anforderungen
- CheckboxClock-Frequenztoleranz für Kommunikationsprotokolle verifiziert
- CheckboxSerien-Abschlusswiderstand am Oszillatorausgang bei Bedarf
- CheckboxExterne Kristalle nur mit integrierten Kristall-Oszillator-Schaltungen verwendet
- CheckboxClock-Verteilung Fan-out und Belastung verifiziert
Hochgeschwindigkeits-Signale
- CheckboxDifferentielle Paare identifiziert und im Schaltplan markiert
- CheckboxAC-Kopplungskondensatoren auf Gigabit-Transceivern
- CheckboxDifferentielle Paar-Polarität verifiziert (_P zu _P, _N zu _N)
- CheckboxImpedanz-Ziele für Layout vermerkt (50Ω, 90Ω diff, etc.)
- CheckboxLängenanpassungs-Anforderungen dokumentiert
- CheckboxRF-Bauteil-Frequenzgang über Betriebsbereich verifiziert
4Bauteil-Verifikation
Passive Bauteile (R, C, L)
- CheckboxWiderstands-Leistungswerte verifiziert (P = I²R oder V²/R)Kritisch
- CheckboxKondensator-Spannungswerte mindestens 50% über max. anliegender SpannungKritisch
- CheckboxTantal-Kondensatoren auf 50% der Nennspannung deratiertKritisch
- CheckboxGepolte Kondensatoren haben korrekte Polarität im SchaltplanKritisch
- CheckboxKeramikkondensator-Dielektrikum-Typ spezifiziert (C0G, X5R, X7R)
- CheckboxWiderstands-Toleranz spezifiziert, wo Präzision wichtig ist
- CheckboxHochspannungs-Widerstände für anliegende Spannung ausgelegt
- CheckboxInduktivitäts-Sättigungsstrom überschreitet Spitzen-Betriebsstrom
- CheckboxInduktivitäts-DC-Widerstand akzeptabel für Leistungseffizienz
- CheckboxFerrite-Bead-Impedanz bei relevanter Frequenz spezifiziert
Aktive Bauteile (ICs, Transistoren)
- CheckboxSymbol-Pin-Nummern gegen Datenblatt verifiziertKritisch
- CheckboxPackage/Footprint entspricht Schaltplan-SymbolKritisch
- CheckboxThermische Pads mit korrekter Power-Rail verbunden (meist GND)Kritisch
- CheckboxAlle IC-Power- und Ground-Pins verbunden
- CheckboxUnbenutzte IC-Sektionen/Gates korrekt abgeschlossen
- CheckboxMOSFET-Gate-Widerstände verhindern Oszillation
- CheckboxMOSFET-Gate-Source-Spannung innerhalb absoluter Maxima
- CheckboxBJT-Basis-Widerstände begrenzen Basisstrom angemessen
- CheckboxTransistor-Safe-Operating-Area (SOA) verifiziert
- CheckboxDioden-Durchlass-Spannungsabfall in Anwendung akzeptabel
- CheckboxDioden-Sperrspannungswert überschreitet maximale Sperrspannung
- CheckboxLED-Strombegrenzungs-Widerstand korrekt berechnet
- CheckboxOptokoppler-CTR-Degradation im Design berücksichtigt
Steckverbinder
- CheckboxSteckverbinder-Pinout entspricht Gegenstecker/KabelKritisch
- CheckboxStraight-Through vs. Crossover-Kabel-Anforderungen dokumentiert
- CheckboxPower-Pins für erwarteten Strom ausgelegt
- CheckboxSchirm-/Drain-Pins angemessen verbunden
- CheckboxHot-Plug-Fähigkeit bei Bedarf berücksichtigt
- CheckboxMechanische Kodierung verhindert falsches Stecken
- CheckboxSteckverbinder-Spannungswerte verifiziert
- CheckboxSignal-Pins haben definierten Zustand bei Trennung (Pull-ups/downs)
Mechanische Bauteile
- CheckboxMontagelöcher und Abstandhalter enthalten
- CheckboxTestpunkt-Zugänglichkeit verifiziert
- CheckboxKühlkörper-Montagevorrichtungen bei Bedarf enthalten
- CheckboxKeep-out-Bereiche für hohe Bauteile dokumentiert
5Mikrocontroller & FPGA
MCU Power & Reset
- CheckboxAlle VDD- und VSS-Pins mit individueller Entkopplung verbundenKritisch
- CheckboxReset-Pin hat externen Pull-up (typ. 10kΩ) und FilterkondensatorKritisch
- CheckboxReset-Supervisor-IC für zuverlässigen Power-on-Reset verwendetKritisch
- CheckboxVDDA/VSSA mit zusätzlicher Filterung verbunden
- CheckboxVBAT mit Batterie verbunden oder an VDD gelegt
- CheckboxStromversorgung erfüllt MCU-Anforderungen (Ripple, Genauigkeit)
- CheckboxBrown-out-Detection aktiviert und Schwellwert korrekt gesetzt
GPIO-Konfiguration
- CheckboxBoot-Mode/Strap-Pins für normalen Betrieb konfiguriertKritisch
- CheckboxBoot-Pins für alternative Boot-Modi zugänglichKritisch
- CheckboxGPIO-Spannungspegel kompatibel mit angeschlossenen Geräten
- Checkbox5V-tolerante Pins bei Bedarf verwendet (oder Level-Shifter hinzugefügt)
- CheckboxUnbenutzte Pins als Ausgänge Low oder Eingänge mit Pull-down konfiguriert
- CheckboxPin-Sharing-Beschränkungen verifiziert (eine Peripherie pro Pin)
- CheckboxDMA-Kanal-Konflikte vermieden
- CheckboxTimer/PWM-Zuweisungen kollidieren nicht
Kommunikations-Busse
- CheckboxUART TX verbindet sich mit RX des anderen Geräts und umgekehrtKritisch
- CheckboxI2C hat Pull-ups auf SDA und SCL (typisch 2,2kΩ-10kΩ)Kritisch
- CheckboxSPI MOSI/MISO/CLK korrekt verbunden (Master zu Slave)Kritisch
- CheckboxI2C-Adressen auf jedem Bus eindeutig (keine Konflikte)
- CheckboxI2C-Pull-up-Wert passend für Bus-Geschwindigkeit und Kapazität
- CheckboxSPI-Chip-Selects Active-Low mit Pull-ups für Standard-Deselect
- CheckboxCAN-Bus hat Abschlusswiderstände an beiden Enden (je 120Ω)
- CheckboxRS-485 hat bei Bedarf Abschluss- und Bias-Widerstände
- CheckboxUSB-Datenleitungen haben erforderliche Serienwiderstände (falls vorhanden)
- CheckboxUSB-VBUS-Sensing korrekt implementiert
Programmierung & Debug
- CheckboxProgrammier-Header zugänglich (JTAG, SWD, ISP)Kritisch
- CheckboxDebug-Schnittstelle in Low-Power-Modi mit Strom versorgt
- CheckboxProgrammier-Header-Pinout entspricht Programmer
- CheckboxBoot/Config-Flash für FPGAs und MPUs vorhanden
- CheckboxFPGA-I/O-Banking-Regeln verifiziert
- CheckboxFPGA-Clock-Eingänge auf Clock-fähigen Pins
- CheckboxMGT-Referenz-Clocks erfüllen Jitter-Anforderungen
- CheckboxSTM32: JTRST nicht als GPIO verwendet (Errata-Überlegung)
6Schutz & Sicherheit
ESD-Schutz
- CheckboxTVS-Dioden an allen externen SteckverbindernKritisch
- CheckboxESD-Schutz auf USB-DatenleitungenKritisch
- CheckboxESD-Schutz auf Ethernet-Datenleitungen
- CheckboxBenutzer-zugängliche Tasten/Schalter haben ESD-Schutz
- CheckboxFreiliegendes Metall (Gehäuse, Kühlkörper) ordnungsgemäß geerdet
- CheckboxTVS-Klemmspannung unter IC-absoluten Maximalwerten
- CheckboxTVS-Kapazität für Hochgeschwindigkeits-Signale akzeptabel
Überspannungsschutz
- CheckboxEingangsstrom hat Überspannungsschutz (TVS, Crowbar oder OVP-IC)
- CheckboxAusgänge vor Back-Drive von angeschlossener Ausrüstung geschützt
- CheckboxFlyback/Clamping-Dioden an induktiven Lasten (Relais, Motoren, Solenoide)
- CheckboxSnubber-Schaltungen an Schaltknoten bei Bedarf
- CheckboxMOSFET-Drain-Source-Spannungswert überschreitet Transienten
Überstromschutz
- CheckboxEingangssicherung angemessen dimensioniert (I²t, Spannung, Unterbrechungswert)Kritisch
- CheckboxAusgangsstrombegrenzung an Power-Ausgängen
- CheckboxKurzschlussschutz auf Spannungsschienen mit externen Verbindungen
- CheckboxLoad-Switches mit Strombegrenzung für Hot-Plug-Anwendungen
- CheckboxPTC-Selbstrückstellsicherungen für Betriebs- und Fehlerströme dimensioniert
Thermischer Schutz
- CheckboxThermische Abschaltung bei Spannungsreglern aktiviert (falls verfügbar)
- CheckboxTemperatur-Überwachung für Hochleistungs-Bauteile
- CheckboxKühlkörper-Wärmewiderstand berechnet und akzeptabel
- CheckboxThermische Vias für Power-Bauteile geplant
- CheckboxUmgebungstemperatur-Derating berücksichtigt
7Testbarkeit & Debug
Testpunkte
- CheckboxTestpunkt an jeder Power-RailKritisch
- CheckboxMehrere Ground-Testpunkte für Scope-Probe-Clips
- CheckboxTestpunkte an kritischen analogen Signalen
- CheckboxTestpunkte für Oszilloskop-Probes zugänglich
- CheckboxStromsensor-Testpunkte für Leistungsmessungen
- CheckboxDedizierter Ground nahe analogen Testpunkten
Debug-Zugriff
- CheckboxDebug-Steckverbinder ohne Demontage zugänglichKritisch
- CheckboxSerielle Konsole (UART) Pins für Debugging verfügbar
- CheckboxSWO/ETM-Trace-Pins bei Bedarf freigelegt
- CheckboxDebug-GPIOs für Entwicklung reserviert
- Checkbox0Ω-Widerstände auf Strap-Pins für einfaches Rework
- CheckboxGPIO-Pins zu Testpunkten für Debugging geroutet
Status-Indikatoren
- CheckboxPower-LED an jeder Haupt-SpannungsschieneKritisch
- CheckboxProgrammierbare Status-LEDs für Firmware-Debugging
- CheckboxKommunikations-Aktivitäts-LEDs (wenn Platz erlaubt)
- CheckboxFehler-/Störungs-Indikatoren
8Fertigung & BOM
Bauteil-Auswahl
- CheckboxAlle Bauteile haben Hersteller-Teilenummer spezifiziertKritisch
- CheckboxBauteile in aktiver Produktion (nicht EOL/NRND)Kritisch
- CheckboxZweitquellen-Alternativen für kritische Teile identifiziert
- CheckboxFootprints gegen Herstellerzeichnungen verifiziert
- CheckboxThrough-hole vs. SMD Wahl absichtlich
- CheckboxBauteil-Temperaturwerte entsprechen Anwendung
Lieferkette
- CheckboxLagerbestandsverfügbarkeit für alle Bauteile verifiziertKritisch
- CheckboxLieferzeiten für Produktionsplan akzeptabel
- CheckboxMindestbestellmengen akzeptabel
- CheckboxBauteile von autorisierten Distributoren verfügbar
- CheckboxLangläufer-Teile identifiziert und im Voraus bestellt
BOM-Optimierung
- CheckboxPassive Werte wo möglich konsolidiert (weniger eindeutige Werte)
- CheckboxPackage-Größen standardisiert (z.B. alle 0402 oder alle 0603)
- CheckboxJLCPCB Basic-Teile wo möglich verwendet (vs. Extended)
- CheckboxEinzelne Teilenummer pro Wert/Größen-Kombination
- CheckboxBOM-Zeilenanzahl für Montagekosten-Reduktion minimiert
9EMC & Konformität
EMI-Prävention
- CheckboxSchaltregler-Eingangsfilter verhindern leitungsgebundene EMI
- CheckboxClock-Signale an Platinenrand abgeschirmt oder gefiltert
- CheckboxHochgeschwindigkeits-Signale nicht nahe Steckverbindern geroutet
- CheckboxSpread-Spectrum-Clocking für EMI-Reduktion erwogen
- CheckboxKristall-Oszillatoren mit niedrigen EMI-Eigenschaften ausgewählt
Filterung
- CheckboxPi-Filter an Stromeingängen von externen Quellen
- CheckboxCommon-Mode-Drosseln auf differentiellen Signalen, die Board verlassen
- CheckboxFerrite Beads auf Stromleitungen zu empfindlichen Schaltungen
- CheckboxFilter-Kondensatoren an Steckverbinder-Pins
Erdung
- CheckboxEinzelpunkt- oder Mehrpunkt-Erdungsstrategie definiertKritisch
- CheckboxAnaloge und digitale Grounds an einzelnem Punkt verbunden (falls getrennt)
- CheckboxChassis/Schutzleiter-Verbindungspunkt definiert
- CheckboxGround-Plane-Kontinuität unter Hochgeschwindigkeits-Signalen aufrechterhalten
- CheckboxRückstrom-Pfade für alle Signale berücksichtigt
10Abschluss-Verifikation
DRC & ERC
- CheckboxERC (Electrical Rule Check) besteht ohne FehlerKritisch
- CheckboxDRC (Design Rule Check) besteht ohne FehlerKritisch
- CheckboxAlle Warnungen geprüft und dokumentiert (verzichtet oder gelöst)
- CheckboxUnverbundene Pins absichtlich und als NC (No Connect) markiert
- CheckboxAlle Nets benannt (keine unbenannten Nets)
- CheckboxKeine doppelten Net-Namen mit unterschiedlichen Verbindungen
Querverweischeck
- CheckboxErrata-Sheets für alle Haupt-ICs geprüftKritisch
- CheckboxApplication-Note-Schaltungen gegen Referenzdesigns verglichen
- CheckboxVendor-FAE-Review für komplexe Teile (falls verfügbar)
- CheckboxEvaluierungs-Board-Schaltpläne gegen Design verglichen
- CheckboxProbleme vorheriger Revision als behoben verifiziert
Peer-Review
- CheckboxUnabhängige Peer-Review abgeschlossenKritisch
- CheckboxFirmware-Ingenieur hat relevante Abschnitte geprüft
- CheckboxMechanik-Ingenieur hat physische Einschränkungen verifiziert
- CheckboxTest-Ingenieur hat Testbarkeits-Vorrichtungen geprüft
- CheckboxAlle Review-Ergebnisse dokumentiert und adressiert
- CheckboxFreigabe-Signaturen von allen Reviewern eingeholt
Druckbare Checkliste
Diese Checkliste ist druckerfreundlich gestaltet. Verwenden Sie die Druckfunktion Ihres Browsers (Strg/Cmd + P), um ein PDF zu erstellen oder eine physische Kopie für Ihre Design-Review-Sitzungen auszudrucken.
Druck-Tipps
- Wählen Sie "Hintergründe drucken", um Kategoriefarben einzuschließen
- Verwenden Sie "Als PDF speichern" für eine digitale Kopie, die Sie annotieren können
- Drucken Sie beidseitig, um Papier zu sparen
- Laminieren Sie für Wiederverwendung mit Trockenabwischmarkern
- Erstellen Sie benutzerdefinierte Versionen durch Kopieren relevanter Abschnitte
Profi-Tipp: Erstellen Sie eine projektspezifische Checkliste, indem Sie mit dieser Vorlage beginnen und Punkte hinzufügen, die spezifisch für Ihre Produktkategorie sind (Automotive, Medizin, Industrie, Konsumer). Entfernen Sie nicht zutreffende Punkte, um Ihren Review-Prozess zu optimieren.
Automatisierte Review mit Schemalyzer
Während manuelle Checklisten essenziell sind, können automatisierte Tools Probleme schneller und konsistenter erkennen. Schemalyzer analysiert Ihre EasyEDA-Schaltpläne automatisch und prüft auf:
- Fehlende Entkopplungskondensatoren
- Unverbundene Pins, die verbunden sein sollten
- Power-Rail-Verifikation
- Bauteil-Verbindungsanalyse
- Net-Naming-Konsistenz
- Signalpfad-Tracing
Probieren Sie Schemalyzer kostenlos aus
Laden Sie Ihren EasyEDA-Schaltplan-JSON hoch und erhalten Sie sofortige Analyse mit umsetzbaren Empfehlungen.
Schaltplan analysierenFazit
Eine gründliche Schaltplan-Review ist eine der aktivitätsbezogen höchsten ROI-Tätigkeiten in der Elektronikentwicklung. Die 2-3 Stunden, die methodisch mit dieser Checkliste verbracht werden, können Wochen an Debugging und Tausende Euro an PCB-Respins sparen.
Denken Sie daran, dass Checklisten lebende Dokumente sind. Wenn Sie auf neue Probleme in Ihren Designs stoßen, fügen Sie diese Ihrer persönlichen Checkliste hinzu. Teilen Sie Erkenntnisse mit Ihrem Team, um Ihren Review-Prozess kontinuierlich zu verbessern.
Die beste Schaltplan-Review fängt Probleme früh ab, wenn Korrekturen günstig sind. Die schlechteste Schaltplan-Review ist diejenige, die nicht stattfindet. Beginnen Sie heute mit dieser Checkliste und beobachten Sie, wie sich Ihre First-Spin-Erfolgsrate dramatisch verbessert.